잘못된 형식의 이미지 링크입니다.

M1 chip이 매우 핫해서 인터넷을 조금 찾아보니 위 그림이 나오네요? 위 그림이 실제가 맞다면 M1 chip은 다음과 같이 구성되어 있을겁니다

1. Processor와 Memory die는 절대 single die로 만들수 없습니다. 이는 로직과 메모리 공정이 많이 차이가 나기 때문인데요,

    로직의 경우 metal을 9개이상까지도 사용하지만 메모리는 3~4개정도만 사용하기 때문에 한쪽으로 통합하는 경우 페널티가 너무 커져서 경제성이 안나옵니다. 물론 수율같은거 문제도 심각하고.. 암튼 작은 용량의 캐쉬 (보통 로직공정으로 SRAM으로 집어넣죠) 외에는 로직과 메모리는 완전한 On-die 통합은 불가능하다고 보심 되겠습니다.

2. 두번째 방법은 Logic processor와 Memory를 위아래로 적층하는 방법인데, 이것도 문제인게, processor는 보통 열이 매우 많이 나기 때문에 밑에다가 배치하면 위에 DRAM memory가 뜨끈뜨끈 달궈져서... 맛이가게 됩니다. 모바일 프로세서의 경우에는 TDP가 작아서 그냥 위아래로 쌓는게 가능하구요. 아이폰용 프로세서가 다 이렇게 되어 있지요. PoP (Package on Package)라고 해서 로직과 메모리를 각각 패키징한다음 위아래로 패키지를 쌓아서 붙이는 방식입니다. 겉에서 얼핏 보기에는 1개 칩으로 보입니다만, 자세히 보면 중간쯤에 이어붙인 라인이 보입니다.

3. Notebook이나 Desktop용 Processor가 열이 많이나서 위아래로 붙이기 어렵다고 했죠? 이번에 나온 M1의경우도 TDP가 15W짜리라서 솔직히 위아래는 힘들것 같다는 생각이었는데, 인터넷을 찾아보니 위 그림처럼 side by side형태로 적층하는 방식을 쓴것 같습니다. 즉, 커다란 PKG에 해당하는 substrate에다가 Logic chip을 Flip bonding으로 붙이고 옆에다가 PKG가 다된 메모리칩을 붙인뒤, 전체를 다시 몰딩 혹은 껍데기를 씌우는 방식입니다. 위아래로 적층하는것보다 열문제도 적고, 시스템 PCB에 붙이는 것보다 routing을 짧게 해서 속도를 높이기도 좋구요.  Memory 와 Processor 간 IO 사이에는 L/R/C 에 해당하는 loading이 생겨서 스피드를 높이는데 방해가 되고, 상당량의 전력이 IO에서 소모되는데 이걸 다 왕창 줄일수가 있는거죠

4. M1 processor와 메모리칩 사이의 interface에서 아키텍쳐 레벨의 변화가 생겼다고는 생각하지 않습니다만, integration을 통해 여러가지 장점을 취한것 같다는 생각입니다.

지금까지 제한된 정보로 추정(?)해 본 것이니 혹시 다른 정보가 있으면 댓글로 알려주시면 감사하겠습니다.