IBM, 세계 최초 1나노미터 이하 칩 기술 공개  - 디일렉(THE ELEC)

'나노스택' 3차원 칩 구조 기반

"차세대 반도체 산업 발전 방향 제시"

IBM, 반도체 '1나노 벽' 깼다…파운드리 패권경쟁 지각변동 올까  | 연합뉴스

엇갈린 수직 적층 공법…2나노 대비 연산 성능 50%↑ 또는 전력 효율성 70%↑

제품 생산까진 5년 걸릴 전망…현재 日라피더스와 협력 관계

나노스택 아키텍처는 평면에 트랜지스터 소자를 최대한 촘촘하게 배열하는 방식으로 미세화를 진행해온 반도체 업계의 관행에서 벗어나 소자를 수직 방향으로 엇갈려 쌓아 올리는 적층 공법이다.

IBM은 나노스택 기술을 활용하면 손톱 크기 칩에 트랜지스터 1천억 개를 채워 넣을 수 있어 2021년 발표된 기존 2나노 칩과 견줘 밀도가 두 배에 달하게 된다고 소개했다.

이를 통해 칩의 연산 성능을 50% 높이거나 전력 효율성을 70%까지 끌어올릴 수 있어 AI 데이터센터의 전력 대란을 해소할 수 있다는 설명이다.

또 칩 내부의 메모리(S램) 공간 효율도 40% 향상돼 고대역폭을 요구하는 AI 반도체 설계에도 유리해진다.

---

IBM Debuts World’s First Sub-1 Nanometer Chip Technology