지난 50여 년 동안 칩 설계 업계 전반에 걸친 두드러진 추세가 있다면 그것은 바로 칩렛의 사용이 증가하였다는 것입니다. 이는 칩 제조업체가 제조 비용에서부터 설계의 전반적인 확장성에 이르기까지의 모든 문제를 해결 하기 위하여, 하나의 대형 다이를 사용하는 것이 아니라 여러개의 소형다이를 사용하는 것입니다.
한편, 지금까지의 사용 끝에 칩렛과 이를 뒷받침하는 기술은 마침내 디자인 측면에서 변곡점을 만나게 된 것 같습니다.
칩 제조업체들은 칩렛의 장점을 살리고 단점을 최소화할 더 나은 아이디어를 개발했고, 패키징 공급업체는 칩렛을 배치하는 데 필요한 초정밀 기술을 개선했으며, 엔지니어링 팀은 칩렛간의 통신 프로토콜을 다듬었습니다.
이제 이렇게 칩렛 기술에 의존도가 높아짐에 따라 설계 로드맵과 안정성.. 즉 설계 표준이 필요하게 되었습니다.
이를 위해 인텔, AMD, ARM 및 3개의 첨단 파운드리 모두가 함께 모여서 칩렛 상호 연결에 대한 새로운 개방형 표준을 형성하였음을 발표하였습니다.
바로 Universal Chiplet Interconnect Express.. 즉 UCIe라고 명명됩니다.
UCIe와 관련된 회사들은 모든 관련 프로세스를 단순화할 뿐만 아니라 서로 다른 제조업체의 칩렛 간의 완전한 상호 운용성을 통해 칩 제조업체가 적합하다고 생각하는 대로 칩을 혼합하여 만들수 있습니다.
UCIe는 관련 회사들이 모인 공식 컨소시엄 그룹을 올해 하반기 구성하여 UCIe를 관리하고 지속적으로 개발할 예정입니다.
초기버전의 UCIe 즉 UCIe 1.0은 인텔에서 제공합니다.
인텔은 수십년 동안 USB, PCIe, 및 썬더볼트3를 비롯한 몇가지 유명한 개방형 상호 연결 기술의 초기 개발을 담당해 왔습니다.
하지만 착오하지는 마십시오. 동일한 브리핑 콜에 인텔과 AMD의 선임 연구원이 동시에 있는 것을 보듯이 이것은 인텔 만의 것은 아닙니다.
내부적으로 UCIe는 인텔의 이전 AIB 기술을 차용합니다.
이런 쪽 전문 인력은 asic 설계, 라우팅, 팹까지 다 알아야 될테니 골치가 아프겠네요.
신급 박사님들이 뚝딱 뚝딱 잘 만들어 주시겠죵...
/Vollago
쉽게 이야기 하면,
"반도체제품을 제조할 때 레고블럭 처럼 나눠서 각기 따로 만들고, 이걸 Package 시(또는 Pre-Package)에 통합하겠다" 와 유사한 것이라고 보시면 됩니다.
Chip 제조시에 모두 다 통합해서 만들면, 제품의 통일성/속도 등에 장점은 있으나,
한번에 만들 수 있는 Chip 수가 적어지고 (Wafer 내에 그릴 수 있는 Chip의 크기가 커지면, 상대적으로 갯수가 적어지겠죠..)
그 적은 Chip 에서도 불량이 발생하면, Chip 을 못쓰는 상황으로 이어지게되죠..
대신에 레고처럼 부분부분 나눠서 만들면, 조금 더 많은 량의 Chip 을 만들 수 있고, 이렇게 만들어진 양호한 품질의 Chip 만 가져다가 Package를 하게되면, 더 쉽게 양호한 반도체제품(CPU등..)을 만들 수 있습니다.
이걸 이제 다양한 회사에서 "통합규격"으로 관리를 하게되면,
예를 들어 CPU 를 만들 때 인텔이 Core 를 만들고, 삼성이 DRAM Cache 를 만들고, AMD 가 GPU 를 만들고..
뭐 그런게 가능하게 된다는거죠... (물론 이건 예시 일 뿐 입니다..)
CPU 만들 때 CPU 안에 들어가는 회로를 부분부분(Core/RAM/Logic 등등) 레고처럼 나눠서 만들고, 그걸 추후에 조립해서 실제 고객에게 판매한다는 의미라고 보시면 됩니다.
아파트를 만들 때 한 회사에서 모든 것을 만들 수 있지만,
레고(모듈) 식으로 안방은 래미안 / 주방은 두산.... 이런식으로 나눠서 만들 수 있고, 규격을 정해두면,
나중에 조립할 때 끼워 맞출 수 있는 것이죠..
단지, 소비자 입장에서는 "집"이라는 완성품을 사야 하지, 안방만 따로, 주방만 따로 살 수는 없으니...소비자 입장에서는 큰 차이가 없을 수 있다는 것이죠