인텔은 현재 Tiger Lake 라는 세번째 10nm 공정 작업을 진행하고 있지만 여전히 프로세스에 몇 가지 문제가 있습니다. 10nm 클라이언트 Ice Lake 프로세서는 수율 문제로 인해 부스트 클럭이 기존 14nm 모델들보다 현저히 낮았으며 출시 당시의 전체 공급량도 상당히 제한적이었습니다. 인텔은 Tiger Lake에서 이 두 가지 문제를 모두 해결하겠다고 약속하지만 Ice Lake-SP (서버)는 여전히 일부 문제로 어려움을 겪고있는 것으로 보입니다.
최근의 Linux 패치는 이와 유사한 문제를 알려줍니다. 부스트 클럭과 관련이 없으며, 오히려 CPU의 전원 상태와 관련이 있습니다. ICX (Ice Lake Server CPU)는 저전력 C 상태 (유휴)에서 로드로 이동하는 동안 대기시간을 잡아먹는 것으로 보입니다. 원래 예상 대기 시간은 41us이지만 실제 프로세서는 3 배 많은 128us를 사용하고 있습니다.
인텔은 단순히 C6 상태를 비활성화하고 별도의 C1E 유휴 상태를 구현하는 등의 패치를 통해 무차별 대입을 진행하고 있습니다. 이것이 부하 전력 소비에 영향을 미치는지 확실하지 않지만 전력 효율을 확실히 떨어 뜨릴 것입니다.
https://www.hardwaretimes.com/intel-10nm-ice-lake-sp-cpus-facing-clock-scaling-issues-going-from-idle-to-load/
서버용 프로세서의 문제이죠
빅리틀 문제는 윈도우의 책임도 있는걸로
헉, 제목에 아이스레이크라고 적혀있는데 이걸 레이크필드라고 인식을 했네요 ;;; 죄송합니다.
타이거레이크까진 나와봐야알거같긴합니다. 어차피 젠3도 TSMC 7nm공정이기도 하구요
공정전환 첫세대였던 브로드웰도 그렇게 삽질을 퍼댔지만 스카이레이크는 나름 준수하긴 했었어요.
이걸 너무나도 울궈대서 문제였지 ;;
타이거레이크마저 개판이면 사실상 인텔 경쟁력은 과거 AMD꼴날지도...
또, 적어도 인텔은 천천히 클록을 올리는게 전력을 아낄 수 있다며 의도된것처럼 주장하고 있네요. 단지, 일부 경우에 문제가 생길지도 모르니 필요에 따라 해당하는 C 스테이트를 꺼서 완전한 안전성을 추구할 수 있도록 선택권을 주는 패치고요.
타이거레이크등 10나노+에서는 나아지겠지만 아이스레이크 세대 및 공정에서는 당분간 힘들 것 같습니다.
전CEO (브라이언 크르자니크)가 14나노(2.5배), 10나노(2.7배) 추진한 하이퍼 스케일링 전략의 문제 수습이 상당이 오래걸리네요.
10나노++와 7나노 공정에서는 나아지겠지만요. 그때까지 인텔이나 소비자는 힘든 시간을 보낼 것 같습니다.